AI & DE10-Nano FPGA 技术培训课程疑难点精讲！

11月中下旬，英特尔® FPGA大学计划、友晶科技、华中农业大学信息学院联合联合开展了一场关于AI & FPGA的技术培训。本次培训旨在通过硬件基础、SoC FPGA设计、OpenCL、AI on FPGA四个阶段的教学，全面梳理FPGA与人工智能技术的联结应用，加快人工智能高层次人才培养，引导和推动高校人工智能相关专业建设。

目前，该场培训已圆满完成。在本次培训过程中，收到了很多同学的积极反馈：“在本次AI & FPGA培训中，我收获颇多！我认为这是一次对必要课外知识的扩展，让我学到了很多课本中没有的新知识，对FPGA有了更加深入的了解！”

据问卷调查数据显示：其中认为此次培训非常有帮助的占62.5%，比较有帮助的占37.5%；认为此次培训形式很适合学习此次培训内容的占25%，比较适合的占62.5%，一般适合的占12.5%。而在本次培训中，大多数同学的难点也在他们非常感兴趣的OpenCL和OpenVINO的学习上。

本篇文章，Terasic讲师团队特意整理并解答了同学们培训中的遇到的部分疑难问题。

本次培训中，Verilog 部分的实验使用了两种方式创建Quartus工程：Quartus Prime 创建工程；使用 System Builder 工具轻松创建工程。很多同学对Terasic的System Builder兴趣浓厚，和平常上课一步步创建工程不同，SystemBuilder提供了一个快捷而准确的Quartus工程生成。

SOPC
Q：有学员问道：实验书中的这段代码（如下图）的altera_std_synchronizer代表的意义是什么？为什么只看到例化，并没有看到其.v文件， 也没有看到其在Qsys的架构里面呢？

A：这段代码的功能是上电开始计数后产生一个reset，功能相当于是一个同步器。这些是quartus II 软件自带的IP， 在编译以后可以查看到对应文件的路径，比如在我们工程师的电脑上编译以后，可以在如下路径看到文件：c:/intelfpga/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v


SOC

Q:为什么会在使用PUTTY连接时不成功，没有正常信息输出？

A：因为您在Connection Type 处选择的是SSH而不是Serial。需要选中Serial, 才能进行正确连接的建立。

Q：为什么键入命令时，命令窗口会出现频繁卡死现象？

A：很多同学在实操时，采用的是“复制命令行，粘贴到命令窗口”的操作，由于英文PUTTY软件兼容性的影响，就会出现卡顿现象。所以建议使用键盘敲击命令来解决这个问题。
OpenCL

Q：编译aocx时，发现编译了很长时间都没编完，是什么原因？

A：这是因为quartus 没有正常运行导致的，可能原因是quartus 的环境变量设置错误或者没有设置，quartus 变量名为：QUARTUS_ROOTDIR，值为：quartus 软件的路径，比如：c:\intelFPGA\17.0\quartus\bin

Q：通过网络拷贝文件到板卡上的Linux 时，会提示connection lost 和类似无法连接到板卡信息，是什么原因？

A：通过排查，发现是PC主机 IP 地址设置有问题，板卡的 IP 为192.168.1.123，PC的地址应该设置和板卡同一网段，比如192.168.1.122；同时，网关也要设置正确，应该为192.168.1.1。


OpenVINO

Q：有学员问道：如果同一个案例里面有好几个网络，都产生了对应的IR文件， 那么这些网络的推理顺序有什么要求吗？

A：这个顺序要依具体情况而定，比如face detection 的这个demo，有四个网络：脸部位置，性别， 年龄，表情。脸部位置的网络要优先被推理，它的输出是其他三个网络的输入 ，其余的三个网络则没有顺序要求，结果在后处理的时候进行叠加即可。余下的三个网络如果想都在FPGA 上加速，但只有一个FPGA ，则一次执行一个网络，执行3次。如果server上插了3个FPGA 设备， 就可以同时在三个设备上一次执行完。

     Q：有学员在CPU上验证classification_sample_for_pic_loop的时候遇到如下提示：

A：出现这种情况，是由于没有在root权限下运行app导致的， 切换到root下运行即可。