本多功能智能FPGA互联综合实验平台的核心主板提供了以 Intel System-on-Chip (SoC) FPGA 建立的强大的硬件设计平台，结合了最新的嵌入式双核 Cortex-A9 和业界领先的可编程逻辑以满足终极设计的灵活性。使用者现在可以彻底的利用这个兼具高性能和低功率处理系统的可重构性强大平台。Intel SoC 集成了基于 ARM 的 HPS 架构处理器，周边及内存接口与使用高带宽互联骨干结构的 FPGA 无缝接合。本实验平台包括了诸如高速 DDR3 内存、ADC 功能、以太网络、超声波模块、GPS模块、温度传感器、光敏传感器等功能硬件。
性能参数：
（1）核心板：
1、核心器件
1.1 FPGA核心器件：Cyclone V SX SoC — 5CSXFC6D6F31C6N，110,000 个 LE、41,509 个 ALM, 内嵌5,761K个存储器模块，6 个FPGA PLL,3 个 HPS PLL， 2个硬核内存控制器；
1.2支持925 MHZ, ARM Cortex-A9 MPCore 双核处理器，512 KB 共享 L2 缓存，64 KB 可擦写 RAM，支持 DDR2、DDR3、LPDDR1 和 LPDDR2 的多埠 SDRAM 控制器，8-channel DMA 控制器；
2、配置和调试部分
2.1 FPGA 端串行配置晶元 EPCS128，USB Blaster II，普通 B 型 USB 连接头；
3、存储器件部分
3.1 FPGA 端 64MB (32Mx16) SDRAM，HPS 端 1GB (2x256Mx16) DDR3 SDRAM，HPS 端 Micro SD 卡槽；
4、通讯部分
4.1 2个USB 2.0 Host 端口 (ULPI 接口配备 USB A 型连接头），HPS 端 USB 转 UART（Micro USB B 型连接头），HPS 端 10/100/1000 以太网接口，PS/2 鼠标/键盘连接器，IR 收发器；
5、连接部分
5.1 1 个 40 引脚扩展界面，电平 3.3V，1 个 HSMC 连接头，可配置的 I/O 标准，1 个 10 引脚 ADC 输入接口，1 个 LTC 连接头 ( 1 个 SPI Master，1 个 I2C 和 1 个 GPIO 界面）；
6、显示部分
6.1 24 bit VGA DAC，HPS 端 128x64 点阵式背光 LCD 显示屏；LCD1602液晶显示屏，点阵模块；
7、音频部分
7.1 24-bit CODEC，line-in，line-out，microphone插孔；
8、视频输入
8.1 TV 译码器 (NTSC/PAL/SECAM) 和 TV 输入连接头；
9、模数转换器
9.1 转换速率：500 Ksps，8 通道，分辨率：12 bits，模拟输入范围：0 ~ 4.096 V；
10、开关、按钮、指示器
10.1 FPGA 端  4 个按键，FPGA 端 10 个开关，11 个 LED (FPGA 端 10 个、HPS 端 1 个），2 个 HPS 端重置按钮（HPS_RST_n、HPS_WARM_RST_n），6 个七段数码显示管；LED灯*16，拨动开关*10，含IO口逻辑指示灯；
11、传感器
11.1 HPS 端重力传感器；温度传感器：DS18B20；光强传感器：BH1750；
12、电源
12.1 12V 直流电源输入；
配件：电机编码器，不低于512线，供电电压3.3V；
舵机:供电范围5-6V，动作时间不高于0.17s/60度
（2）扩展模块
l TFT显示触摸屏：带触摸TFT 7寸屏SSD1963
l 步进电机：4相5线5V步进电机28BYJ-48-5V
l 交通红绿灯：5mm直插
l 4*4按键模块：16键键盘
l RTC：DS1302
l RS232接口：MAX3232，DB9接口
l RS485接口：MAX485，DB9接口
l Can接口：SN65HVD230，DB9接口
l 喇叭：8欧/1w /17mm圆形小喇叭
l IIC EEPROM：1K bit AT24C01
l 时钟模块：输出2Hz、512Hz、1024Hz、2048Hz
l 面包板模块
（3）实验项目
第1章 数字可编程设计实验
实验1.1  组合逻辑3-8译码器的设计
实验1.2  半加器
实验1.3  全加器
实验1.4  全减器
实验1.5  4位向量加法/减法器
实验1.6  向量乘法器
实验1.7  数据比较器
实验1.8  多路数据选择器
实验1.9  编码器
实验1.10  译码器
实验1.11  二进制码转换成BCD码
实验1.12  BCD码转换成二进制码
实验1.13  BCD码转换成格雷码
实验1.14  组合逻辑电路的设计
实验1.15   简单状态机
实验1.16  串入/并出移位寄存器
实验1.17  并入/串出移位寄存器
实验1.18  多功能寄存器
实验1.19  单脉冲发生器
实验1.20  节拍脉冲发生器
实验1.21  奇偶检验
实验1.22   计数器
实验1.23  7段数码管显示
实验1.24  4×4矩阵键盘控制实验
实验1.25   数字钟
实验1.26  秒表设计实验
实验1.27  交通灯实验
实验1.28   蜂鸣器演奏实验
实验1.29   VGA接口驱动实验
实验1.30   1602液晶屏实验
实验1.31   点阵模块实验
实验1.32   面包板实验
第2章 基于NIOS的软核设计实验
实验2.1   Nios软核的设计
实验2.2   外设模块的设计
实验2.3   Qsys应用系统的生成
实验2.4   Nios II软核验证以及Nios II IDE软件的介绍
实验2.5   Qsys系统的PIO验证
实验2.6   基于NIOS的交通灯实验
实验2.7   7段数码管显示实验
实验2.8   按键及拨码开关实验
实验2.9  UART与PC机通信实验
实验2.10  LTC2308 AD转换实验
实验2.11  基于QSYS的uC/OS-II操作系统应用实验
实验2.12  液晶屏显示实验
第3章 图像处理算法实验
实验3.1  静态图像显示
实验3.2  图像灰度变换
实验3.3  图像黑白变换
实验3.4  图像反色
实验3.5  自定义颜色填充
实验3.6  图像小波变换（缩放）
实验3.7  图像彩条叠加
实验3.8  图像翻转变换
实验3.9  图像均值滤波算法
实验3.10  图像线性变换
实验3.11  图像锐化变换
实验3.12  图像Sobel算子边缘提取
实验3.13  图像直方图计算与显示
实验3.14  图像的高斯平滑
第4章 综合实验
实验4.1  多路DAC实验
实验4.2  基于FPGA超声波测距
实验4.3  NIOS触摸屏画板